首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> neo npu ip

        neo npu ip 文章 最新資訊

        四大核心要素驅動汽車智能化創新與相關芯片競爭格局

        • 智能汽車時代的加速到來,使車載智能系統面臨前所未有的算力需求。隨著越來越多車型引入電子電氣架構轉向中心化、智能駕駛的多傳感器融合、智能座艙的多模態交互以及生成式AI驅動的虛擬助手等創新技術,都要求車用主芯片能夠同時勝任圖形渲染、AI推理和安全計算等多重任務。當下,功能安全、高效高靈活性的算力、產品生命周期,以及軟件生態兼容性這“四大核心要素”,已成為衡量智能汽車AI芯片創新力和市場競爭力的核心標準。傳統汽車計算架構中,往往采用CPU與GPU或/和NPU等計算單元組成異構計算模式;隨著自動駕駛算法從L1向L
        • 關鍵字: 汽車智能化  Imagination  GPU IP  

        合見工軟發布先進工藝多協議兼容、集成化傳輸接口SerDes IP解決方案

        • 中國數字EDA/IP龍頭企業上海合見工業軟件集團有限公司(簡稱“合見工軟”)近日發布國產自主研發支持多協議的32G SerDes PHY 解決方案UniVista 32G Multi-Protocol SerDes IP (簡稱UniVista 32G MPS IP)。該多協議PHY產品可支持PCIe5、USB4、以太網、SRIO、JESD204C等多種主流和專用協議,并支持多家先進工藝,成功應用在高性能計算、人工智能AI、數據中心等復雜網絡領域IC企業芯片中部署。隨著全球數據量呈指數級增長,這場由數據驅
        • 關鍵字: 合見工軟  SerDes IP  

        并行計算的興起:為什么GPU將在邊緣AI領域超越NPU

        • 人工智能 (AI) 不僅僅是一項技術突破,它還是軟件編寫、理解和執行方式的永久演變。建立在確定性邏輯和大部分順序處理之上的傳統軟件開發正在讓位于一種新的范式:概率模型、訓練有素的行為和數據驅動的計算。這不是一個轉瞬即逝的趨勢。AI 代表了計算機科學的根本性和不可逆轉的轉變 — 從基于規則的編程到基于學習的自適應系統,這些系統越來越多地集成到更廣泛的計算問題和功能中。這種轉變需要對為其提供支持的硬件進行相應的更改。在 AI 架構和算法不斷變化的世界中(現在和將來),為狹義定義的任務構建高度專業化芯片的舊模型
        • 關鍵字: 并行計算  GPU  邊緣AI  NPU  

        依利浦實驗室AI平臺為Ceva NeuPro-Nano NPU優化

        • 目前已在超過 5 億臺設備中部署AI Virtual Smart Sensors?的全球人工智能軟件領導者依利浦實驗室(Elliptic Labs) (OSE: ELABS)? 和幫助智能邊緣設備更可靠、更高效地連接、感知和推斷數據的全球領先半導體產品和軟件IP授權許可廠商Ceva公司近日宣布雙方將開展合作,將依利浦實驗室的AI Virtual Smart Sensor Platform?引入Ceva最先進的NeuPro-Nano 神經處理單元 (NPU),從而在超低功耗邊緣設備上實現下一代情境
        • 關鍵字: 依利浦  Ceva  NPU  

        邊緣AI廣泛應用推動并行計算崛起及創新GPU滲透率快速提升

        • 人工智能(AI)在邊緣計算領域正經歷著突飛猛進的高速發展,根據IDC的最新數據,全球邊緣計算支出將從2024年的2280億美元快速增長到2028年的3780億美元*。這種需求的增長速度,以及在智能制造、智慧城市等數十個行業中越來越多的應用場景中出現的滲透率快速提升,也為執行計算任務的硬件設計以及面對多樣化場景的模型迭代的速度帶來了挑戰。AI不僅是一項技術突破,它更是軟件編寫、理解和執行方式的一次永久性變革。傳統的軟件開發基于確定性邏輯和大多是順序執行的流程,而如今這一范式正在讓位于概率模型、訓練行為以及數
        • 關鍵字: 并行計算  GPU  GPU IP  

        芯原超低能耗NPU可為移動端大語言模型推理提供超40 TOPS算力

        • 芯原股份(芯原)近日宣布其超低能耗且高性能的神經網絡處理器(NPU)IP現已支持在移動端進行大語言模型(LLM)推理,AI算力可擴展至40 TOPS以上。該高能效NPU架構專為滿足移動平臺日益增長的生成式AI需求而設計,不僅能夠為AI PC等終端設備提供強勁算力支持,而且能夠應對智慧手機等移動終端對低能耗更為嚴苛的挑戰。芯原的超低能耗NPU IP具備高度可配置、可擴展的架構,支持混合精度計算、稀疏化優化和并行處理。其設計融合了高效的內存管理與稀疏感知加速技術,顯著降低計算負載與延遲,確保AI處理流暢、響應
        • 關鍵字: 芯原  NPU  大語言模型推理  NPU IP  

        燦芯半導體推出28HKC+工藝平臺TCAM IP

        • 近日,一站式定制芯片及IP供應商——燦芯半導體(上海)股份有限公司宣布推出基于28HKC+?0.9V/1.8V平臺的Ternary Content-Addressable Memory (TCAM) IP。該IP具有高頻率和低功耗特性,隨著網絡設備中快速處理路由表與訪問控制列表(ACL)等需要高效查找的場景不斷增加,該IP將被高端交換機、路由器等芯片廣泛采用。燦芯半導體此次發布的TCAM IP包含全自研Bit cell,符合邏輯設計規則,良率高;在可靠性方面,這款TCAM抗工藝偏差強,具有高可靠
        • 關鍵字: 燦芯  28HKC+  工藝平臺  TCAM IP  

        Neo Semiconductor將IGZO添加到3D DRAM設計中

        • 存儲設備研發公司Neo Semiconductor Inc.(加利福尼亞州圣何塞)推出了其3D-X-DRAM技術的銦-鎵-鋅-氧化物(IGZO)變體。3D-X-DRAM 于 2023 年首次發布。Neo 表示,它已經開發了一個晶體管、一個電容器 (1T1C) 和三個晶體管、零電容器 (3T0C) X-DRAM 單元,這些單元是可堆疊的。該公司表示,TCAD 仿真預測該技術能夠實現 10ns 的讀/寫速度和超過 450 秒的保持時間,芯片容量高達 512Gbit。這些設計的測試芯片預計將于 2026 年推出
        • 關鍵字: Neo Semiconductor  IGZO  3D DRAM  

        SemiDynamics詳細介紹了一體化 RISC-V NPU

        • 西班牙的 SemiDynamics 開發了一種完全可編程的神經處理單元 (NPU) IP,它結合了 CPU、向量和張量處理,可為大型語言模型和 AI 推薦系統提供高達 256 TOPS 的吞吐量。Cervell NPU 基于 RISC-V 開放指令集架構,可從 8 個內核擴展到 64 個內核。這使設計人員能夠根據應用的要求調整性能,從緊湊型邊緣部署中 1GHz 的 8 TOPS INT8 到數據中心芯片中高端 AI 推理中的 256 TOPS INT4。這是繼 12 月推出的一體化架構之后發布的,本白皮書
        • 關鍵字: SemiDynamics  RISC-V  NPU  

        英特爾宣布實現 MLPerf Client 0.6 基準測試首個全 NPU 支持

        • 5 月 7 日消息,當地時間 5 月 5 日,英特爾宣布成為唯一在 MLPerf Client v0.6 基準測試中實現全 NPU 支持的企業。英特爾表示,該結果標志著行業首個針對客戶端 NPU 的大語言模型(LLM)性能標準化評估。測試數據顯示,英特爾酷睿 Ultra 200 處理器在 GPU 和 NPU 上的輸出速度遠超人類平均閱讀速度。英特爾客戶端 PC 產品營銷副總裁兼總經理丹尼爾?羅杰斯(Daniel Rogers)表示,“我們很榮幸能夠引領行業,實現客戶端 PC 平臺的全 NPU 加速和領先
        • 關鍵字: 英特爾  MLPerf Client 0.6  基準測試  NPU  

        Arm的40歲 不惑之年開啟的新選擇

        • 確定IP技術發布的日期有時是一項挑戰,尤其是英國處理器內核IP設計商 ARM。不過有證據可查的是第一款Arm內核處理器是在1985年4月26日在英國劍橋的Acorn上流片的,我們暫且將這個時間作為Arm真正進入IC設計領域的原點。ARM1是Acorn繼BBC Micro家用電腦成功之后自主開發的處理器。它由Sophie Wilson和Steve Furber開發。當日這顆處理器流片前在設計和制造方面已經進行了好幾個月的開發,而且硅片最后花了好幾個月才回到劍橋。 “它的設計制造成本低廉,由于設計對微處理器的
        • 關鍵字: Arm  IP  

        出售Artisan將是Arm轉型的標志性事件

        • 雖然是EDA公司收購IC設計IP,但此次收購可能會在整個競爭格局中產生連鎖反應。Cadence強化一站式服務和EDA工具護城河,而Arm轉向更高利潤的芯片設計。
        • 關鍵字: Artisan  Arm  Cadence  IP  202505  

        使用萊迪思iFFT和FIR IP的5G OFDM調制用例

        • 摘要本文介紹了一種在FPGA中實現的增強型正交頻分復用(OFDM)調制器設計,它使用了逆FFT模式的萊迪思快速傅立葉變換(FFT)Compiler IP核和萊迪思有限脈沖響應(FIR)濾波器IP核。該設計解決了在沒有主控制器的情況下生成復雜測試模式的常見難題,大大提高了無線鏈路測試的效率。通過直接測試模擬前端的JESD204B鏈路,OFDM調制器擺脫了對主機控制器的依賴,簡化了初始調試過程。該設計可直接在萊迪思FPGA核中實現,從而節省成本并縮短開發周期。該調制器的有效性驗證中使用了Avant-X70 V
        • 關鍵字: 萊迪思半導體  iFFT  FIR IP  5G  OFDM  

        Cadence率先推出eUSB2V2 IP解決方案

        • 為了提供更好的用戶體驗,包括高質量的視頻傳輸、更新的筆記本電腦(例如最新的 AI PC)和其他前沿設備,都需要 5 納米及以下的先進節點 SoC,以達成出色的功耗、性能和面積(PPA)目標。然而,隨著技術發展到 5 納米以下的工藝節點,SoC 供應商面臨各種挑戰,例如平衡低功耗和低工作電壓(通常低于 1.2V)的需求。與此同時,市場也需要高分辨率相機、更快的幀率和 AI 驅動的計算,這就要求接口具有更高的數據傳輸速率和更強的抗電磁干擾(EMI)能力。隨著這些性能要求變得越來越復雜,市場亟需創新的解決方案來
        • 關鍵字: Cadencee  USB2V2 IP  

        創意推全球首款HBM4 IP 于臺積電N3P制程成功投片

        • 創意2日宣布,自主研發的HBM4控制器與PHY IP完成投片,采用臺積電最先進N3P制程技術,并結合CoWoS-R先進封裝,成為業界首個實現12 Gbps數據傳輸速率之HBM4解決方案,為AI與高效能運算(HPC)應用樹立全新里程碑。HBM4 IP以創新中間層(Interposer)布局設計優化信號完整性(SI)與電源完整性(PI),確保在CoWoS系列封裝技術下穩定運行于高速模式。 創意指出,相較前代HBM3,HBM4 PHY(實體層)效能顯著提升,帶寬提升2.5倍,滿足巨量數據傳輸需求、功耗效率提升1
        • 關鍵字: 創意  HBM4  IP  臺積電  N3P  
        共884條 1/59 1 2 3 4 5 6 7 8 9 10 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 博野县| 广汉市| 鄂伦春自治旗| 磴口县| 开封市| 阳曲县| 鄱阳县| 弥勒县| 星座| 昌都县| 华安县| 芦山县| 辛集市| 饶阳县| 新乡县| 梁平县| 达孜县| 桂平市| 福建省| 钟山县| 应城市| 南康市| 朝阳市| 介休市| 乌兰察布市| 抚远县| 扶风县| 孙吴县| 萨迦县| 凤山县| 伊宁县| 佳木斯市| 灌云县| 三亚市| 哈巴河县| 中牟县| 清新县| 张家界市| 称多县| 平顺县| 通城县|